Autor Tema: Proyecto Quimera - Receptor SDR de banda ancha  (Leído 3781 veces)

Jack Bauer

  • Administrator
  • Analista
  • *****
  • Mensajes: 237
Proyecto Quimera - Receptor SDR de banda ancha
« en: Enero 06, 2012, 02:36:22 am »
Estimados compañeros, a continuación paso a describir una idea que me ronda la cabeza hace ya tiempo, pero que por motivos de falta del mismo y de conocimientos en el terreno de la programación de dispositivos FPGA, he ido retrasando sistemáticamente. El proyecto se basa en tres bloques fundamentales:

1. Front-end de RF: En una primera implementación, se puede utilizar un sintonizador de televisión para abaratar costes, aunque posteriormente quiero utilizar tecnología YIG http://f6bon.albert.free.fr/YIG.html para ampliar la cobertura hasta los 22 GHz.



2. Conversor analógico/digital de alta velocidad: Texas Instruments ADS5474 14bit 400 MSPS con un ancho de banda de 1.4 GHz. Aunque el precio de este integrado supera los $ 300, se puede encontrar en ebay por $ 45 http://www.ebay.es/itm/170728819404?ssPageName=STRK:MEWAX:IT&_trksid=p3984.m1423.l2649 o pedir como muestra gratuita a TI (a mi me lo han enviado sin coste alguno, espero devolverles el favor si este proyecto triunfa ;) ). He elegido este chip por tres razones fundamentales:

a) Tiene unas patillas relativamente fáciles de soldar si se comparan con el Linear LTC 2208.
b) Su brutal ancho de banda, capaz de digitalizar casi directamente cualquier cosa.
c) Está disponible como muestra gratuita.

3. FPGA Xilinx Spartan XC3S500E: Como dice Pieter http://wwwhome.cs.utwente.nl/~ptdeboer/ham/sdr en su página, es el FPGA más grande de la familia Xilinx que no es BGA (con la dificultad añadida que ello implica a la hora de soldar).

Para transferir los datos al ordenador estoy dudando entre un chip GigaBit ethernet como hace Pieter o montarlo todo en una tarjeta PCI, lo cual complica un poco el asunto, ya que habría que lidiar con las señales del bus PCI.


PRIMERA APROXIMACIÓN

Antes de comenzar con el diseño del PCB, quiero experimentar con el control del ADC desde el FPGA, y esta es la parte que no domino, la programación del FPGA y para lo cual necesito vuestra ayuda.

Quiero montar un entrenador con las siguientes placas:



Necesito la ayuda de alguien que sepa programar en VHDL o Handle-C.

Cualquier ayuda o sugerencia será bienvenida.

Un cordial saludo.



« Última modificación: Enero 06, 2012, 03:09:55 am por Jack Bauer »

eb4fbz

  • Visitante
Re: Proyecto Quimera - Receptor SDR de banda ancha
« Respuesta #1 en: Enero 06, 2012, 04:24:21 pm »
También podrías usar el ISLA214P50 de Intersil, con 14 bits (ENOB 11.7 bits a 30MHz) y 500MSPS, o mejor aún utilizar 4 ADCs en muestreo entrelazado, consiguiendo 2GSPS como en ésta placa: http://spdevices.com/index.php/products2/adx4-evm-2000-12

Así puedes capturar de una tacada de 0 a 1000MHz, transferir los 28Gbps al PC en tiempo real con 4 fibre channel agregadas, hacer la fft y demodular todas las señales que entran por la antena a la vez. Aunque a decir verdad, no se si existe computadora en el mundo capaz de hacerlo en tiempo real.

Sin ánimo de ofender, igual me equivoco, pero creo que te quieres adentrar en éste mundo con un proyecto un poco ambicioso. Prueba con un QS1R, un clon ruso, o mejor aún, coge los esquemas y hazte tu propia PCB, en el que podrás desarrollar tu propio firmware (DDCs, filtros FIR, IIR, CIC, máquinas de estado...), diseñar algún frontend con downconverter, y dentro de un tiempo, si sientes que necesitas más potencia y te sigues viendo capaz, plantéate si puedes abarcar algo más potente.

Entretanto, comprate libros en Amazon (en inglés) sobre todas las materias involucradas, que creeme, son muchas, y lee, lee y relee.

Pasito a pasito, todo funciona mejor. La ayuda de los demás es valiosa, ojalá fuera de otra forma, pero 10 bebés no consiguen andar por mucho que lo intenten entre todos.

Por cierto, el ADS5474 tiene patillas, pero también tienes que soldar el pad central, y proveerle de la disipación necesaria de alguna forma, pues tendrás que disipar 2.5W sin que la temperatura haga elevar mucho el ruido del ADC y sin que el silicio supere la temperatura máxima. Para hacer eso correctamente, me temo que necesitarías el mismo instrumental que para soldar un QFN como el LTC2288.

Un saludo,
« Última modificación: Enero 06, 2012, 04:33:21 pm por eb4fbz »